5納米!IBM與合作夥伴研製出新型電晶體製造工藝

文章推薦指數: 80 %
投票人數:10人

近日,IBM 與其研究聯盟合作夥伴 GLOBALFOUNDRIES、三星公司以及設備供應商首開行業先河,成功研製出了矽納米層電晶體製造工藝,這種電晶體將有助於實現 5 納米 (nm) 晶片。IBM 將在日本京都舉行的 2017 VLSI Technology and Circuits 研討會上詳細介紹這一研究成果。

科學家們先是開發出容納 200 億個電晶體的 7 納米測試晶片,又在之後不到兩年的時間裡,成功地在一個指甲大小的晶片上放置了 300 億個電晶體。

性能的提升將會加快認知計算、物聯網 (IoT) 和在雲端交付的其他數據密集型應用的發展速度。節省能耗意味著智慧型手機或其他移動產品中的電池一次充電的續航時間將比現在延長兩到三倍。

在位於紐約州奧爾巴尼市的紐約州立大學理工學院納米科學與工程學院的 NanoTech Complex,IBM領導開展了「研究聯盟」項目。傳統的矽半導體行業採用垂直堆疊架構,參與項目的科學家們沒有採用標準的 FinFET 【FinFET稱為鰭式場效應電晶體(Fin Field-Effect Transistor)】架構,而是將納米層進行水平堆疊,從而實現了重大技術突破,這為半導體行業超越 7 納米節點技術描繪了藍圖。

未來幾年,企業和社會要想滿足對認知計算和雲計算的需求,半導體技術的進步至關重要」,混合雲部門高級副總裁兼 IBM 研究院院長 Arvind Krishna 說道。「為此,IBM積極探索不同的新架構和材料,挑戰半導體行業的極限,將其應用在我們的大型機和認知系統等產品領域。」

研究聯盟在 VLSI 大會上發布的文章(Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET)中對矽納米層電晶體進行了詳細說明,證明了 5 納米晶片性能更加卓越,而且在不遠的將來就能實現。

與市場上現有的 10 納米前沿技術相比較,基於納米片的 5 納米技術可以在同樣功率上把處理性能提高 40%,或者達到同樣處理性能而減少 75% 的功率。這些改進有助於大力推動滿足未來對人工智慧 (AI) 系統、虛擬現實和移動設備的需求。

打造新開關

「日前宣布的這一消息標誌著我們在紐約開展的開創性公私合作項目所帶來的最新世界級研究成果」,GLOBALFOUNDRIES 首席技術官兼全球研發部門主管 Gary Patton 表示。「隨著我們將於 2018 年在 Fab 8 製造工廠推進 7 納米技術商業化進程,我們正在積極探索新一代 5 納米技術,以便維持自身的技術領導地位,並支持我們的客戶生產更小、更快、更經濟的新一代半導體。」

IBM 研究院探究納米半導體技術已有 10 餘年時間。這項研究成果首次向業界表示,納米片堆疊式裝置在電氣性能方面優於 FinFET 架構。

製造 7 納米測試節點及其 200 萬個電晶體所使用的極紫外光 (EUV) 光刻方法,也被用來製造納米片電晶體架構。利用 EUV (Extreme Ultraviolet) 光刻方法(lithography approach),納米片的寬度可以不斷調整,所有調整操作都包含在單個製造工藝或晶片設計之中。這種調整靈活性可以支持對特定電路的性能和功耗進行微調——這是利用當今的 FinFET 電晶體架構無法實現的,因為這種電晶體目前承載的鰭片高度(fin height)是有限的。因此,雖然 FinFET 晶片可以縮放至 5 納米,但是這僅僅是縮短了鰭片間距,無法提供更多的電流來實現額外性能。

「今天宣布的成果會推進與 IBM 之間的公私合作,不斷加強紐約州立大學理工學院、奧爾巴尼市以及紐約州在開發新一代技術方面的領導力和創新力」,紐約州立大學理工學院代理校長 Bahgat Sammakia 博士說道。「我們認為,實現首個 5 納米電晶體是整個半導體行業的重大里程碑,我們將繼續挑戰自身的能力極限。紐約州立大學理工學院、IBM 與 Empire State Development 之間的合作,是產業、政府與學術界成功合作的完美典範,將會對社會產生積極而廣泛的影響。」

IBM 於 2014 年宣布將會在未來五年內投資 30 億美元用於晶片研發,5 納米節點架構就是所取得重大突破之一,並且繼承了IBM 矽片和半導體創新的悠久傳統。這些創新包括:發明及首次應用單管單元 DRAM(single cell DRAW)、登納德標度律 (Dennard Scaling Laws)、化學增幅型抗蝕劑(chemically amplified photoresists)、銅互聯布線、絕緣矽、張力工程(strained engineering)、多核微處理器、浸沒式光刻(immersion lithography)、高速矽鍺 (high speed SiGe)、高 k 柵極電介質(High-k gate dielectrics)、嵌入式 DRAM(embedded DRAM)、3D 晶片堆棧(3D chip stacking)和氣隙絕緣體(Air gap insulators)等。


請為這篇文章評分?


相關文章 

三星工藝技術路線圖

三星工藝技術與解決方案:三星電子是全球先進半導體技術的領導者,宣布了全面的鑄造工藝技術路線圖,幫助客戶設計和製造更快,更節能的晶片。從超大型數據中心到物聯網,行業發展智能,永遠在線的連接設備的趨...

先進半導體工藝帶來晶片成本的變化

版權聲明:本文由半導體觀察翻譯自semiwiki,如需轉載,請與我們聯繫,謝謝。先進工藝製程成本的變化是一個有些爭議的問題。成本問題是一個複雜的問題,有許多因素會影響半導體製程成本。本文將討論關...

英特爾解答摩爾定律為何不會失效

9月19日首次在北京舉辦的「英特爾精尖製造日」上,英特爾EVP兼製造、運營與銷售集團總裁StacySmith表示,面對業界對摩爾定律是否會失效的質疑,英特爾的答案是:肯定不會!下面就隨手機便攜小...